64-47076

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

8601361

Basic Patent (No, Kind, Date): JP 1047076 A2 890221 < No. of Patents: 001> MANUFACTURE OF MOS TYPE THIN FILM TRANSISTOR (English)

Patent Assignee: RICOH KK

Author (Inventor): WATANABE HIROBUMI; MORI KOJI

IPC: *H01L-029/78; H01L-021/322; H01L-027/12

CA Abstract No: 111(22)207475Q Derwent WPI Acc No: G 89-097790 JAPIO Reference No: 130246E000061 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 1047076 A2 890221 JP 87205537 A 870818 (BASIC)

Priority Data (No,Kind,Date): JP 87205537 A 870818

64-47076

1

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02749476 **Image available**

MANUFACTURE OF MOS TYPE THIN FILM TRANSISTOR

PUB. NO.:

01-047076 [JP 1047076 A]

PUBLISHED: February 21, 1989 (19890221)

INVENTOR(s): WATANABE HIROBUMI

MORI KOJI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

APPL. NO.:

62-205537 [JP 87205537]

FILED:

August 18, 1987 (19870818)

INTL CLASS:

[4] H01L-029/78; H01L-021/322; H01L-027/12 JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 769, Vol. 13, No. 246, Pg. 61, June

08, 1989 (19890608)

ABSTRACT

PURPOSE: To acquire sufficient gettering effect and to make it easy to control a halogen implantation amount, by implanting halogen ions after formation of a gate oxide film or an Si semiconductor film for a gate. CONSTITUTION: An Si semiconductor active layer 2 is formed on an insulating substrate 1 and the surface thereof is oxided at dry O(sub 2) atmosphere without halogen or O(sub 2)-vapor atmosphere to form a gate oxide film 3. lons are implanted by more than two steps within an implantation energy range of 50keV-200keV by more than two steps with a gross implantation amount of 1X10(sup 13)/cm so that enough halogen ion such as Cl(sup +), F(sup +) is introduced into a gate oxide film, gate oxide film active layer interface and an active layer. Then a halogen ion implantation layer 13 is formed by conducting activation at 1000 deg.C for 30min at N(sub 2) atmosphere and an Si semiconductor film 4 for gate is formed onto the entire surface of an oxide film 3. Since halogen ion implantation is applied from the side of the gate oxide film, enough gettering effect can be obtained thus increasing reliability of a transistor and also realizing easy controlling of halogen implantation amount.

9日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-47076

(i) Int Cl. 1

識別記号 3 1 1 庁内整理番号

母公開 昭和64年(1989)2月21日

H 01 L 29/78 21/322 27/12 1 F-7925-5F X-7738-5F 7514-5F

F 審査請求 未請求 発明の数 1 (全4頁)

3発明の名称 MOS型薄膜トランジスターの製造方法

②特 頤 昭62-205537

20出 頭 昭62(1987)8月18日

の発明者 渡辺の発明者 森

博 文 孝 二 東京都大田区中馬込1丁目3番6号 株式会社リコー内東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑪出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番6号

砂代 理 人 弁理士 佐田 守雄 外1名

項 鰤 書

1. 発明の名称

MOS型薄膜トランジスターの製造方法

2. 特許請求の範囲

- 1. 絶縁基板上にS1半導体活性層を形成し、 その表面を熱酸化してゲート酸化酸を形成し、 ついでその上にゲート用Si半導体膜を形成 する工程を含むMOS型荷膜トランジスター の製造方法において、ゲート酸化醇形成後又 はゲート用Si半導体既形成後、ハロゲンイ オンの打込みを行なうことを特徴とするMO S型神膜トランジスターの製造方法。
- 3. 発明の詳細な説明

技術分野

本発明は特にMOS型薄膜トランジスターの 製造方法におけるゲッタリング処理に関する。 従来技権

MOS 型薄吸トランジスターは一般に郊1図に示すような方法で製造されている。 即ちまず 石英板、ガラス板等の絶縁基板1上にポリンリ

コン(p-Si)、アモルファスシリコン(a-Si) 等。活性層となるSi半導体(減圧CVD法によ るSIH,の熱分解)を蒸着し、ついでフォトリ ソグラフィー·エッチング工程を施してSi半導 体版2を設け (第1図(a))、引続き熱酸化工程 (O₂+HC2ガス雰囲気中、1000℃以上)を行 なってゲート酸化膜3を形成する (第1回(b)). 次にこのゲート酸化膜3の全面にゲート電極7 となるSi半導体を蒸着してSi半導体膜4を形 成し〔第1図(c)〕、引続き同一マスクを用いて フォトリソグラフィー・エッチング工程を放し てゲート電極部分5及びゲート絶縁膜6を形成 する (第1図(d))。 ゲート電極部分5の低抵 抗化によるゲート電極7の形成及びソース・ド レイン領域8,8'の形成はここではセルファラ インメント方式を採用し、イオン打込み9(イ オンは通常、αチャンネルトランジスターの場 合は B¹、また p チャンネルトランジスターの 場合はAs'又はp')による不純物拡散により同 時に行なっている (第1回(e))。 最後に層間絶

特開昭64-47076(2)

株膜10及び金属電極11,11'を形成すれば (第1 図(f))、MOS型トランジスターが完成する。

以上のような製造方法においてゲート酸化級 の形成工程、即ちSi半導体活性層の熱酸化工 爲は、商化脳中及び品面に存在するアルカリイ オン、外部から侵入するアルカリイオン等の好 ましくない不頼物をゲッタリングしてトランジ スターの信頼性を向上するために、通常0.ガ ス中にCL等のハロゲン単体又はハロゲン化水 寿を例えば2%程度添加した雰囲気中で行なわ れている。しかしこのような外拡散法ではハロ ゲンは活性層中に僅かしか入らないためゲッタ リング効果が低いし、また酸化膜中は勿論、活 性周中のハロゲン量も把握できないため、ハロ ゲン添加量の初御も困難である。O P 又は Ar'イオンの打込みによるゲッタリング方法も 知られているが、これはSiウエハー側から打 込む、背面ゲッタリングと呼ばれるもので、ト ランジスターの信頼性、特にしきい値電圧の安 定性という面から見ると、やはり効果は低い。

然酸化工程は常法とは異なり、ハロゲンを含有 しないドライ〇2 雰囲気又は〇,一水蒸気雰囲気 中で行なう、その他の条件は従来と同じでよい。 こうしてゲート酸化酸3が形成される (第2~ 3 図(b))。 次に第2 図の場合は本意明の特徴で あるハロゲンイオン12の打込みを行なう。この 工程はCa'、F'等のハロゲンイオンがゲート 酸化膜、ゲート酸化膜-活性層界面及び更に活 性層中に充分に入るような条件で行なう。例え ばゲート酸化膜の厚さが1500人の場合ハロゲン イオンを注入エネルギー50 KeV~200 KeVの 範囲で2段階以上のステップで打込み、総注入 量を1×10'3/dとする。次に活性化を1000で、 30分間でN. 雰囲気中で行なう。こうしてハロ ゲンイオン注入層13が形成される (第2図(c))。 引続を第2回の場合はゲート酸化酸3の全面の 常法によりゲート用Si半導体膜4を形成する (第2図(d))。一方、第3図の場合は第2図と は逆にゲート酸化酸3上にゲート用Si半導体 殴4を形成した後(第3図(c))、その上からハ

且约

本発明の目的はゲート酸化版側からハロゲンイオンの打込みを行なうことにより、充分なゲッタリング効果が得られる上、ハロゲン注入量の側郷も容易なMOS型律膜トランジスターの製造方法を提供することである。

本発明方法は絶縁基板上にSi半導体活性層を形成し、ついでその表面を熱酸化してゲート 酸化膜を形成し、ついでその上にゲート用半導 体膜を形成する工程を含むMOS型薄膜トラン ジスターの製造方法において、ゲート酸化膜形 成後又はゲート用半導体膜形成後、その上から パロゲンイオンの打込みを行なうことを特徴と するものである。

本発明方法を図面によって説明すると、第2~3回においてまず絶験甚板1上に第1回(a) 工程と関様にしてp-Si、a-Si等のSi半導体活性層1を形成する(第2~3回(a))。 次にこの括性層表面を熱酸化するのであるが、この

ロゲンイオン12の打込みを行なってハロゲンイオン注入圏13を形成する(第3図(d))。第3図の場合のハロゲンイオンは例えばゲート用Si 半導体の厚さが3000人、ゲート酸化酶の厚さが 1500人の場合、100~300 KeVの範囲で2段階 以上のステップで打込み、総注入量を1×10'3 /dlとする。その後第2図の場合と同様に活性 化を行なう。

以下第2図の場合も第3図の場合も第1図(e) ~(g)工程と同様な工程を起てMOS型符膜ト ランジスターが作られる。

突旋例 1

石英芸板上に減圧CVD法によりp-Siを2000 人厚に煮避し、ついでフォトリングラフィー・エッチング工程を施してp-Si活性房を形成した後、これをドライ〇,雰囲気中、1100℃で3時間然処理して1500人厚のゲート酸化膜を形成した。次に50KeV、引続き100KeVの条件でCe・イオンの打込みを行なった。この時のC2・イオンの銀注入量は1×10''/odとした。その後、

特開昭64-47076(3)

N.雰囲気中、1000℃で30分間熱処理し、話性 化を行なった。これによりゲート酸化酸中、ゲ ート酸化膜ー活性層界面及び活性層中に Ca'イ オンが約1000人厚に亘って注入された。次に波 圧CVD法によりpーSiを3000人母に蒸着し、 同一パターンを用いてこのゲート用p- Si股及 びゲート酸化膜にフォトリソグラフィー・エッ チング工程を施してゲートជ便部分及びゲート 絶縁膜を形成した後、全面に50KeVでAs'イ オンの打込みを行ない、ゲート電極及びソース・ ドレイン領域を形成した。この時のAs'イオン の往入母は5×10°*/回とした。以下、常法に よりSiO。の層間絶縁以及びA1電極を形成し てpチャンネルMOS型辞戚トランジスターを 作った。

実施例2

実施例1と同様にして石英基板上にp-Si活 性層及びゲート酸化膜を形成した後、更に減圧 CVD法により3000人厚のゲート用pーSi膜を 形成した。次に150KeV、引続き200KeVの条

件でCピイオンの打込みを行なった。この時の C Q イオンの軽注入量は 1 × 1013/㎡とした。 その後、Na雰囲気中、1000℃で30分間熱処理 し、活性化を行なった。これによりゲート用p - Si膜中、ゲート酸化膜中、ゲート酸化膜-括性層界面及び活性層中にC1・イオンが約1000 人邸に亘って注入された。以下、実施何1と何 袋にフォトリソグラフィー・エッチング工程を 施してゲート電極部分及びゲート絶縁膜を形成 した牧、As*イオンの打込みを行ない、ゲート 電便及びソース・ドレイン領域を形成し、更に SiO。の層間絶縁膜及びA2電極を形成してpチ ャンネルMOS型薄膜トランジスターを作った。 効 果

以上の如く本発明方法はゲート酸化膜側から ハロゲンイオンの打込み工程を加えたので、充 分なゲッタリング効果が得られ、トランジスタ 一の信頼性が向上する上、ハロゲン注入量の制 御も容易となる。

4. 図面の簡単な説明

第1図は従来の一例のMOS型薄膜トランジ スターの製造工程図、第2~3図は本発明MO S型薄膜トランジスターの製造方法における ハロゲンイオン打込み工程の説明図である。

1…绝級基板

2…Sj半溥体活性周

3…ゲート酸化膜

4…ゲート用Si半導体膜

5…ゲート電極部分

6…ゲート絶録膜

7…ゲート包柜

8,8'…ソース・ドレイン領域

9…不純物イオン打込み 10…月間絶縁膜


11.11'…金属電極

12…ハロゲンイオン打込み


13…ハロゲン注入層

特許出賦人 代理人 弁理士









特開昭64-47076(4)

